補助電源電圧を発生させるスナバキャパシタ

专利摘要:
パルス幅変調器を形成した集積回路（ＩＣ）は、スイッチング電源装置の出力部のスイッチング動作を制御する。出力部の変圧器の一次巻線に結合されるスナバキャパシタは、容量結合型充電電流を発生させるために使用される。容量結合型充電電流は、第二のキャパシタに第二の電源電圧の第一の部分を発生させるために、フィルタまたは電荷蓄積用の第二のキャパシタに結合される。出力部のスイッチングサイクルの一部の間に、スナバキャパシタはインダクタに結合されて、共振回路を形成する。共振回路は、ＩＣに電圧を加えるために、第二のキャパシタに第二の電源電圧の第二の部分を発生させる。第二の電源電圧は、ＩＣに電圧を加えるために使用される。
公开号:JP2011516020A
申请号:JP2011501304
申请日:2008-03-25
公开日:2011-05-19
发明作者:ワーナー；ケラー アントン
申请人:トムソン ライセンシングＴｈｏｍｓｏｎ Ｌｉｃｅｎｓｉｎｇ；
IPC主号:H02M3-28

专利说明:

[0001] 本発明は、電子回路に電圧を加えるための低電力電源装置に関する。]
背景技術

[0002] スイッチング電源装置、例えば、パルス幅変調電源装置は、絶縁変圧器の一次巻線を有する出力部を含むことができる。変圧器の一次巻線は、非絶縁で主電源供給電圧に結合される。絶縁電源電圧は、絶縁変圧器の二次巻線に生じた電圧から発生する。典型的には、スナバキャパシタが一次巻線に結合され、一次巻線で生じた電圧におけるフライバック電圧部分の変化率を低減する。]
[0003] パルス幅変調器を形成した集積回路（ＩＣ）は、出力部のスイッチング動作を制御する。動作のため、このＩＣは、補助的な非絶縁電源電圧によって電力供給されることを必要とする。非絶縁電源電圧は、相対的低電力を供給すべきである電源で発生することができる。非絶縁電源電圧を、変圧器の一次巻線に既に発生した非絶縁電圧から発生させることが、望ましいかもしれない。]
[0004] 本発明の一態様を実施する際、一次巻線に結合されるスナバキャパシタは、容量結合型充電電流を発生させるために使用される。容量結合型充電電流は、フィルタまたは電荷蓄積用の第二のキャパシタに結合され、第二のキャパシタに、ＩＣに電圧を加えるための非絶縁電源電圧の第一の部分を発生させる。]
[0005] 本発明の他の態様を実施する際、出力部のスイッチングサイクルの一部の間に、スナバキャパシタがインダクタに結合されて、共振回路を形成する。共振回路は、第二のキャパシタに、ＩＣに電圧を加えるための非絶縁電源電圧の第二の部分を発生させる。]
[0006] 更なる発明の特徴を実施する際、スイッチング型分流トランジスタは、遮断されない場合に第二のキャパシタを充電する電流を選択的に遮断することにより、低電圧電源電圧を調整する。]
[0007] 発明の特徴を実施する電源装置は、変圧器の第一の巻線に結合される入力供給電圧源を含む。出力スイッチングトランジスタは、第一のスイッチング制御信号に応答し、第一の巻線に結合される。第一の巻線は、変圧器の第二の巻線にトランス結合（Ｔｒａｎｓｆｏｒｍｅｒ−ｃｏｕｐｌｅｄ）されて、第一の負荷回路に電圧を加える第一の出力供給電圧を発生させる。出力スイッチングトランジスタは、第一のスイッチング制御信号のサイクルの第一の部分の間に第一の巻線電流を遮断して、フライバック電圧を第一の巻線に発生させる。第一のキャパシタは、第一の巻線にかつ第二のキャパシタに結合されて、スナバ容量ネットワークを形成し、スナバ容量ネットワークは、フライバック電圧の変化率を低減して、かつ、第一および第二のキャパシタのそれぞれに容量性電流を発生させる。容量性電流は、対応する電荷を第一および第二のキャパシタのそれぞれに蓄積し、該電荷が第二のキャパシタに第二の供給電圧の第一の部分を生じさせる。第二の供給電圧が第二の負荷回路に結合される。インダクタは、出力スイッチングトランジスタの動作により、第一のキャパシタに結合されて、スイッチングサイクルの第二の部分の間に、第一のキャパシタと共に、第一のキャパシタに蓄積された電荷から共振電流を発生させるための共振回路を形成する。共振電流が第二のキャパシタに結合される。共振電流は、第二の供給電圧の第二の部分を生じさせるための電荷を第二のキャパシタに蓄積する。]
図面の簡単な説明

[0008] 本発明の一形態による電源装置１００を示す図である。
図１における回路１００の動作に関連する波形を示す図である。
図１における回路１００の動作に関連する波形を示す図である。
図１における回路１００の動作に関連する波形を示す図である。
図２ａにおける波形を拡大された時間スケールで示す図である。
図２ｂにおける波形を拡大された時間スケールで示す図である。
図２ｃにおける波形を拡大された時間スケールで示す図である。] 図１ 図２ａ 図２ｂ 図２ｃ
実施例

[0009] 図１は、本発明の一形態を実施する電源装置１００を示す。主電源供給電圧（図示せず）から発生したＤＣ（直流）入力供給電圧ＤＣｉｎは、主電源フィルタキャパシタＣ１に生じ、絶縁変圧器Ｔ１の一次巻線Ｗ１の入力端子１０１と一次側の非絶縁基準電位ＧＮＤとの間に供給される。巻線Ｗ１の第二の端子１０２は、スイッチング出力トランジスタＱ１のドレーン端子に結合される。トランジスタＱ１のソース端子１０３は、電流サンプリング抵抗Ｒ１に結合されて、トランジスタＱ１に流れる電流を示す電流サンプリング信号ＣＳを発生させる。抵抗Ｒ１は、端子１０３と一次側の基準電位ＧＮＤとの間に結合される。] 図１
[0010] 信号ＣＳが従来のデューティサイクル変調器（Ｄｕｔｙ Ｃｙｃｌｅ Ｍｏｄｕｌａｔｏｒ）集積回路（ＩＣ）Ｕ１に結合される。ＩＣ Ｕ１は、従来の方式で電流モード制御において動作する。ＩＣ Ｕ１が、トランジスタＱ１のゲート端子に結合されるデューティサイクル変調制御信号（Ｄｕｔｙ Ｃｙｃｌｅ Ｍｏｄｕｌａｔｅｄ Ｃｏｎｔｒｏｌ Ｓｉｇｎａｌ）Ｄｒｖを発生させる。トランジスタＱ１と変圧器Ｔ１が、従来の方式で、巻線Ｗ１よりトランス結合される電圧から、第一の出力供給電圧を発生させる。電圧Ｖｏｕｔは、一次側の基準電位ＧＮＤから絶縁され、絶縁の二次側の基準電位ＧＮＤ−ＩＳＯＬＡＴＥＤを基準とする。出力供給電圧Ｖｏｕｔが、従来の方式でデューティサイクル変調制御信号Ｄｒｖにより制御される。]
[0011] キャパシタＣ３に生じたフィードバック信号ＦＢは、一次側の基準電位ＧＮＤを基準とする。信号ＦＢが、従来の方式により光カプラＵ２で発生する。信号ＦＢが、第一の出力供給電圧Ｖｏｕｔの振幅を示す。フィードバック信号ＦＢが、従来の負帰還の方式でデューティサイクル変調制御信号Ｄｒｖのデューティサイクルの変動を発生させる。供給電圧ＤＣｉｎは、またスタートアップ抵抗Ｒ３を介してＩＣ Ｕ１に結合されて、従来の方式でスタートアップ動作を開始するためのスタートアップ電圧ＨＶを発生させる。]
[0012] 図２ａ、２ｂおよび２ｃは、図１における回路１００の動作に関連する電流または電圧波形を示す。図３ａ、３ｂおよび３ｃは、それぞれに図２ａ、２ｂおよび２ｃにおける電流または電圧波形を拡大された時間スケールで示す。図２ａ、２ｂおよび２ｃ、図３ａ、３ｂおよび３ｃ、ならびに図１における同じ符号および同じ数字は、同じアイテムまたは同じ機能を示す。] 図１ 図２ａ 図３ａ
[0013] 一つの発明の特徴を実施する際、図１におけるスナバキャパシタＣ４は、ダイオードＤ１を介して、よりはるかに大きいフィルタ供給キャパシタＣ２に結合される。トランジスタＱ１がオフにされると、図３ａまたは３ｂの時刻ｔ２で、図１の巻線Ｗ１における電流ＩＷ１の流れが遮断される。結果的に、図２ａにおける周期Ｔを有する、図１、３ａおよび２ａにおけるドレーン電圧Ｖ１０２の周期的なフライバック部分Ｖ１０２—ＦＢは、図１における端子１０２で発生し、それにより、図１、３ｃおよび２ｃにおける電流ＩＤ１が図１におけるキャパシタＣ４（複数）、ダイオードＤ１およびキャパシタＣ２に流れる。従って、キャパシタＣ２およびＣ４は、ドレーン電圧Ｖ１０２に関する容量性分圧器を形成する。電流ＩＤ１はキャパシタＣ２およびＣ４のそれぞれを充電する。従って、有利なこととしては、供給電圧Ｖｃｃの第一の部分がキャパシタＣ２に生じる。] 図１ 図２ａ 図３ａ
[0014] もう一つの発明の特徴を実施する際、キャパシタＣ２およびＣ４は、スナバネットワーク１０４に含まれる。直列結合されるキャパシタＣ２およびＣ４の容量は、キャパシタＣ２の容量値より、キャパシタＣ４の容量値によって決定される。トランジスタＱ１がオフになると、スナバネットワーク１０４が、従来の方式で図３ａにおける上昇ランプ（ｕｐ−ｒａｍｐｉｎｇ）のフライバック部分Ｖ１０２−ＦＢの変化率を低減する。図１におけるスナバネットワーク１０４は、従来の方式でエレメント１０４ａにより集合的に特定される他の構成要素を含むことができる。インダクタＬ１がスナバキャパシタＣ４と一次側の基準電位ＧＮＤとの間に結合される。] 図１ 図３ａ
[0015] 図２ａおよび３ａの時刻ｔ０で、図１のトランジスタＱ１がオンにされ、上昇ランプ電流ＩＷ１を巻線Ｗ１に発生させる。電流ＩＷ１は、線形に増加し、磁気エネルギーを巻線Ｗ１のインダクタンスに蓄積する。同時に、インダクタＬ１がキャパシタＣ４と並列で結合されて、共振回路を形成する。インダクタＬ１における共振電流ＩＬ１は、キャパシタＣ４の端子１０２ａで電圧を発生させ、該電圧は、図３ｂおよび３ａの時刻ｔ１で図１の出力電圧Ｖｃｃを超える。それにより、ダイオードＤ１が導通になる。導通になってから、ダイオードＤ１は、図３ｃにおける電流ＩＤ１の下降ランプ（ｄｏｗｎ−ｒａｍｐｉｎｇ）の部分ＩＤ１ａを図１のキャパシタＣ２に発生させる。有利なこととしては、下降ランプ部分ＩＤ１ａは、電圧Ｖｃｃの第二の部分をキャパシタＣ２に生じさせる。ダイオードＤ１は、導通する時、巻線Ｌ１の両端の間に電圧Ｖｃｃを印加して、図３ｂにおける電流ＩＬ１の対応する下降ランプ部分ＩＬ１ａを発生させる。] 図１ 図２ａ 図３ｂ 図３ｃ
[0016] 有利なこととしては、スナバキャパシタＣ４に蓄積された電荷またはエネルギーは、無駄にされず、かわりに、使用されて電圧Ｖｃｃの第二の部分を発生させる。また、有利なこととしては、変圧器Ｔ１に追加の巻線を必要とせずに、電圧Ｖｃｃが発生する。]
[0017] 更なる発明の特徴を実施する際、スイッチングトランジスタＱ３の主電流導通端子対は、インダクタＬ１の両端で、それぞれに端子１０２ａおよび基準電位ＧＮＤに結合される。電圧Ｖｃｃは、抵抗Ｒ３を介してツェナーダイオードの陰極端子１１０に結合されて、電圧比較器トランジスタＱ２の基準ベース電圧ＶＢを生成する。ツェナーダイオードＤ３のもう一方の端子は、一次側の基準電位ＧＮＤに結合される。トランジスタＱ２のエミッタ端子は、電圧Ｖｃｃが生じるキャパシタＣ２に結合される。トランジスタＱ２のコレクターは、トランジスタＱ３のゲート端子にも、そして負荷抵抗Ｒ４にも、結合される。]
[0018] 電圧Ｖｃｃが過大になる時、電圧Ｖｃｃと端子１１０で生じたツェナー電圧との間の差は、トランジスタＱ２のベースとエミッタ間の閾値順電圧を超える。結果的に、トランジスタＱ２が導通になって、それにより、トランジスタＱ３がオンになる。このように、トランジスタＱ２は、選択的に充電電流ＩＤ１をゼロにするまたは大幅に低減する。また、電流ＩＬ１、インダクタＬ１は、トランジスタＱ３を介して短絡される。結果としては、有利になるように、電圧Ｖｃｃが調整される。電圧調整についての代替形態は、破線で示される導体を介してキャパシタＣ２と並列で結合される短絡レギュレータダイオードＤ４を使用することにより、得ることができる。]

权利要求:

請求項1
電源装置であって、変圧器の第一の巻線に結合される入力供給電圧源と、第一のスイッチング制御信号に応答し、前記第一の巻線に結合される出力スイッチングトランジスタであって、前記第一の巻線は、前記変圧器の第二の巻線にトランス結合されて、第一の負荷回路に電圧を加える第一の出力供給電圧を発生させ、前記出力スイッチングトランジスタは、前記第一のスイッチング制御信号のサイクルの第一の部分の間に、前記第一の巻線電流を遮断し、前記第一の巻線にフライバック電圧を発生させる、出力スイッチングトランジスタと、前記第一の巻線にかつ第二のキャパシタに結合されて、スナバ容量ネットワークを形成する、第一のキャパシタであって、前記スナバ容量ネットワークは、前記フライバック電圧の変化率を低減し、前記第一および第二のキャパシタのそれぞれに容量性電流を発生させ、前記容量性電流は、対応する電荷を前記第一および第二のキャパシタのそれぞれに蓄積し、該電荷が前記第二のキャパシタに第二の供給電圧の第一の部分を生じさせ、前記第二の供給電圧は、第二の負荷回路に結合される、第一のキャパシタと、前記サイクルの第二の部分の間に前記第一のキャパシタに結合されるインダクタであって、前記出力スイッチングトランジスタが導通のとき、前記第一のキャパシタに蓄積された電荷から前記第二のキャパシタに結合される共振電流を発生させるための前記第一のキャパシタと共に、前記インダクタの共振回路を形成すると、前記共振電流は、前記第二の供給電圧の第二の部分を生じさせるための電荷を、前記第二のキャパシタに蓄積する、インダクタとを備えることを特徴とする電源装置。
請求項2
前記第二の供給電圧を調整するように、対応する電荷を前記第二のキャパシタに蓄積する電流のうちの少なくとも一つを選択的に遮断するための、制御可能な第二のスイッチングトランジスタを、さらに備えることを特徴とする請求項１に記載の電源装置。
請求項3
前記第二の供給電圧に応答し、かつ、前記第二の供給電圧が値の範囲を外れるとき、前記制御可能な第二のスイッチングトランジスタの導通状態を変更するために、前記制御可能な第二のスイッチングトランジスタの制御端子に結合される比較器を、さらに備えることを特徴とする請求項２に記載の電源装置。
請求項4
前記第二のスイッチングトランジスタは、前記インダクタと並列で結合されることを特徴とする請求項２に記載の電源装置。
請求項5
前記第二のスイッチングトランジスタは、前記インダクタおよび前記第一のキャパシタのそれぞれの間の接合端子に結合されることを特徴とする請求項２に記載の電源装置。
請求項6
前記第二のキャパシタを充電する対応する電流が第一の方向で流れることができるようにするために、および、前記第二のキャパシタにおいて電流が反対方向で流れることを防ぐために、前記第一および第二のキャパシタの間に結合される整流器を、さらに備えることを特徴とする請求項１に記載の電源装置。
請求項7
前記第一の出力電圧は、前記第一の出力供給電圧を前記第二の出力供給電圧から絶縁する前記変圧器の第二の巻線に発生することを特徴とする請求項１に記載の電源装置。
請求項8
前記第一および第二のキャパシタは、直列で結合されることを特徴とする請求項１に記載の電源装置。
請求項9
前記第二のキャパシタは、前記第一のキャパシタより大きいことを特徴とする請求項１に記載の電源装置。
請求項10
前記出力スイッチングトランジスタは、前記インダクタを前記第二のキャパシタと並列で結合させて、前記共振回路を形成することを特徴とする請求項１に記載の電源装置。
請求項11
前記第一のスイッチング制御信号を発生させるためのデューティサイクル変調器であって、前記第二の供給電圧は、前記デューティサイクル変調器に電圧を加えるために、前記デューティサイクル変調器に結合される、デューティサイクル変調器を、さらに備えることを特徴とする請求項１に記載の電源装置。
請求項12
電源装置であって、変圧器の第一の巻線に結合される入力供給電圧源と、第一のスイッチング制御信号に応答し、前記第一の巻線に結合される出力スイッチングトランジスタであって、前記第一の巻線は、前記変圧器の第二の巻線にトランス結合されて、第一の負荷回路に電圧を加える第一の出力供給電圧を発生させ、前記出力スイッチングトランジスタは、前記第一のスイッチング制御信号のサイクルの第一の部分の間に、前記第一の巻線電流を遮断し、前記第一の巻線にフライバック電圧を発生させる、出力スイッチングトランジスタと、前記第一の巻線に結合されて、かつ、ダイオードを介して第二のキャパシタに直結されて、スナバ容量ネットワークを形成する、第一のキャパシタであって、前記スナバ容量ネットワークは、前記フライバック電圧の変化率を低減し、前記第一および第二のキャパシタのそれぞれに容量性電流を発生させ、前記容量性電流は、対応する電荷を前記第一および第二のキャパシタのそれぞれに蓄積し、該電荷が前記第二のキャパシタに第二の供給電圧の第一の部分を生じさせ、前記第二の供給電圧は、第二の負荷回路に結合される、第一のキャパシタと、前記出力スイッチングトランジスタの動作により、前記サイクルの第二の部分の間に前記第一のキャパシタに結合されて、前記第一のキャパシタに蓄積された電荷から前記第二のキャパシタに結合される共振電流を発生するための前記第一のキャパシタと共に、前記インダクタの共振回路を形成すると、前記共振電流は、前記第二の供給電圧の第二の部分を生じさせるための電荷を、前記第二のキャパシタに蓄積する、インダクタとを備えることを特徴とする電源装置。